Pat
J-GLOBAL ID:200903054279285717

半導体素子及びその製造方法、並びに半導体素子製作用マスク

Inventor:
Applicant, Patent owner:
Agent (1): 中野 雅房
Gazette classification:公開公報
Application number (International application number):1994209151
Publication number (International publication number):1996056017
Application date: Aug. 09, 1994
Publication date: Feb. 27, 1996
Summary:
【要約】【構成】 (100)面方位の基板21の上に形成され、[010]方向及び[001]方向にアイソレート溝33を形成され、さらにアイソレート溝33でカットされた半導体チップ35において、p側電極29の角部を三角形状に面取りする。【目的】 アイソレートエッチング時に半導体チップの角部が削れることにより、p側電極が垂れて素子を短絡させるのを防止する。
Claim (excerpt):
半導体基板の上に複数層からなる半導体層が形成され、当該半導体層の上面と半導体基板の下面にそれぞれ上面電極と下面電極を設けられ、上面電極側からのアイソレート溝によって素子間分離された半導体素子において、前記上面電極の外周部を、素子間分離時におけるエッチング速度の大きな方向に、アイソレート溝形成パターンの縁よりも引っ込めていることを特徴とする半導体素子。
IPC (3):
H01L 33/00 ,  H01L 29/41 ,  H01S 3/18
Patent cited by the Patent:
Cited by examiner (11)
  • 特開昭56-006484
  • 特開昭56-152290
  • 特開昭52-055480
Show all

Return to Previous Page