Pat

J-GLOBAL ID：200903054319604675

エレクトロルミネッセンス表示素子の製造方法

Inventor： 井ノ口 和宏 ,  安藤 芳康 ,  金村 高司
Applicant, Patent owner： 日本電装株式会社
Agent (1)： 藤谷 修
Gazette classification：公開公報
Application number (International application number)：1994087669
Publication number (International publication number)：1995268621
Application date： Mar. 31, 1994
Publication date： Oct. 17, 1995
Summary：

【要約】【目的】エレクトロルミネッセンス表示素子の成膜で、ターゲット寿命を延ばして均質な成膜を行うこと。【構成】ターゲットに対する電力供給を段階的又は連続的に徐々に上昇させると、ターゲットの動的状態が急変することがなく、放電状態が均一化され、ターゲットに機械的な衝撃やストレスが掛かりにくくなる。また、予備加熱を実施することで基板の側も表面状態を活動的にし、安定化する。

Claim (excerpt)：

絶縁性基板上に少なくとも光取り出し側が透明導電材料からなる一対の電極間に、蛍光体からなる発光層および絶縁層が配設されたエレクトロルミネッセンス表示素子の製造方法において、該エレクトロルミネッセンス表示素子を構成する発光層及び/又は絶縁層の成膜手段がRFスパッタリング法であって、スパッタ成膜時の初期放電から本成膜放電に至るプリスパッタリングの出力電力を段階的又は連続的に徐々に上昇させることを特徴とするエレクトロルミネッセンス表示素子の製造方法。

IPC (6)：

C23C 14/34 ,  C23C 14/56 ,  G09F 9/30 365 ,  H01J 37/32 ,  H05B 33/10 ,  G01D 11/28

Patent cited by the Patent：

Cited by examiner (5)

• 特開昭63-230869
  
• 特開昭52-146251
  
• 特開平3-111560
  
• 特公平3-055039
  
• 特公昭61-041112