Pat
J-GLOBAL ID：200903054388917510
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
畑 泰之
Gazette classification：公開公報
Application number (International application number)：1997300252
Publication number (International publication number)：1999135615
Application date： Oct. 31, 1997
Publication date： May. 21, 1999
Summary：
【要約】【課題】 トレンチ素子分離近傍で起きる不純物の低減に起因する逆狭チャネル効果を抑制し、電気的特性が素子分離領域幅に依存しない安定した素子特性をもつ半導体装置を製造する。【解決手段】 MOS型半導体装置において、トレンチ分離の素子分離構造5に於ける、素子分離酸化シリコン膜6と、シリコン基板1との界面の当該シリコン基板1側に窒素がパイルアップされた層31が形成されている半導体装置20。
Claim (excerpt)：
MOS型半導体装置において、トレンチ分離の素子分離構造に於ける、素子分離酸化シリコン膜と、シリコン基板との界面の当該シリコン基板側に窒素がパイルアップされた層が形成されている事を特徴とする半導体装置。
IPC (2)：
FI (2)：
H01L 21/76 L
, H01L 29/78 301 R
