Pat

J-GLOBAL ID：200903054390343270

複素サンプリング回路

Inventor： 松井 康郎
Applicant, Patent owner： 日本電気エンジニアリング株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997001840
Publication number (International publication number)：1998200587
Application date： Jan. 09, 1997
Publication date： Jul. 31, 1998
Summary：

【要約】【課題】 入力信号をサンプリングした結果を複素数表現の値に変換する場合に、サンプリング周波数を大きくする必要をなくし、また回路規模を小さくする。【解決手段】 サンプリング周波数に対する入力信号の周波数の値を複素数表現した場合における実数部の値である補正係数Aを、サンプリング結果に乗算する。この乗算結果とサンプリング結果を遅延回路4で遅らせて得た1サンプル前のサンプリング結果を複素表現したものとを加算回路5で加算する。この加算結果とサンプリング周波数に対する入力信号の周波数の値を複素数表現した場合における虚数部の値の逆数である補正係数Bとを乗算する。【効果】 補正係数を乗算して実数部と虚数部とを得る構成なので、サンプリングを必要以上に高くしなくて済み、回路規模を小さくできる。

Claim (excerpt)：

入力信号を所定サンプリング周波数でサンプリングしたサンプリング結果を実数部及び虚数部からなる複素数表現の値に変換する複素サンプリング回路であって、前記サンプリング周波数に対する入力信号の周波数の値を複素数表現した場合における実数部の値である第1の補正係数を前記サンプリング結果に乗算する第1の乗算手段と、この乗算結果と前記サンプリング結果の1サンプル前のサンプリング結果とを加算する加算手段と、この加算結果と前記サンプリング周波数に対する入力信号の周波数の値を複素数表現した場合における虚数部の値の逆数である第2の補正係数とを乗算する第2の乗算手段とを含み、前記サンプリング結果を実数部とし、前記第2の乗算手段の乗算結果を虚数部とするようにしたことを特徴とする複素サンプリング回路。