Pat
J-GLOBAL ID:200903054430305113

半導体素子

Inventor:
Applicant, Patent owner:
Agent (1): 酒井 昭徳
Gazette classification:公開公報
Application number (International application number):2002314999
Publication number (International publication number):2004134714
Application date: Oct. 29, 2002
Publication date: Apr. 30, 2004
Summary:
【課題】ドリフト層を、不純物濃度を高めたn型半導体領域よりなるドリフト領域とp型半導体領域よりなる仕切領域とを交互に繰り返し接合した構成の並列pn構造とした超接合半導体素子において、アバランシェ耐量を向上させること。【解決手段】オン状態のときに電流を流し、オフ状態のときに空乏化するドリフト層を構成する並列pn接合層2において、p型半導体領域210内の横方向の不純物濃度に関し、中央部211の濃度を、並列pn接合層2のn型半導体領域220との接合面に近い側部212の濃度よりも高くする。また、n型半導体領域220内の横方向の不純物濃度に関しても、中央部221の濃度を、p型半導体領域210との接合面に近い側部222の濃度よりも高くする。この場合には、p型半導体領域210の総不純物量がn型半導体領域220の総不純物量よりも多くなるようにする。【選択図】 図1
Claim (excerpt):
半導体基板の第1の主面と第2の主面との間に、低抵抗層と、前記第1の主面側から前記第2の主面側へ向かう縦方向に伸び、かつ横方向に交互に繰り返し接合された第1導電型半導体領域および第2導電型半導体領域よりなり、かつオン状態のときに電流を流し、オフ状態のときに空乏化する並列pn接合層と、を具備する半導体素子において、 前記第1導電型半導体領域内の横方向の不純物濃度に関し、中央部の濃度は相対的に高く、かつ前記第2導電型半導体領域との接合面に近い側部の濃度は相対的に低いことを特徴とする半導体素子。
IPC (1):
H01L29/78
FI (2):
H01L29/78 652H ,  H01L29/78 655A
Patent cited by the Patent:
Cited by applicant (2) Cited by examiner (2)

Return to Previous Page