Pat

J-GLOBAL ID：200903054569279443

半導体装置およびその製造方法

Inventor： 西原 利幸
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1992041901
Publication number (International publication number)：1993218343
Application date： Jan. 31, 1992
Publication date： Aug. 27, 1993
Summary：

【要約】【目的】 筒状のキャパシタ用蓄積ノードを所定のパターンで形成してあるセル領域と蓄積ノードが形成されていない非セル領域との境界で、セルプレート層の表面に段差が形成されず、セルプレート層の上側に形成される配線にパターン不良などが発生せず、また、セルプレート層内部にボイドなどが発生し難く、信頼性の高い半導体装置およびその製造方法を提供すること。【構成】 層間絶縁膜層32の表面に所定のパターンでキャパシタ用凹部44が形成してあり、この凹部44内に、キャパシタ用蓄積ノード38がそれぞれ設置してあり、上記凹部44の内周壁表面と、筒状のキャパシタ用蓄積ノード38の外周壁表面との間に、テーパ状溝46が形成してあり、キャパシタ用蓄積ノード38がそれぞれ凹部44内に設置してある層間絶縁膜層32の表面に、キャパシタ用絶縁薄膜層40およびキャパシタ用セルプレート層42が、上記テーパ溝内に入り込むように積層してある。

Claim (excerpt)：

層間絶縁膜層の一方の表面に、筒状のキャパシタ用蓄積ノードが所定のパターンで配列された半導体装置であって、上記層間絶縁膜層の表面に所定のパターンでキャパシタ用凹部が形成してあり、この凹部内に、上記キャパシタ用蓄積ノードがそれぞれ設置してあり、上記凹部の内周壁表面と、筒状のキャパシタ用蓄積ノードの外周壁表面との間に、テーパ状溝が形成してあり、キャパシタ用蓄積ノードがそれぞれ凹部内に設置してある層間絶縁膜層の表面に、キャパシタ用絶縁薄膜層およびキャパシタ用セルプレート層が、上記テーパ状溝内に入り込むように積層してある半導体装置。

IPC (2)：

H01L 27/108 ,  H01L 27/04