Pat

J-GLOBAL ID：200903054603678409

半導体装置の製造方法

Inventor： 長嶋 隆 ,  原田 秀樹
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994273282
Publication number (International publication number)：1996139187
Application date： Nov. 08, 1994
Publication date： May. 31, 1996
Summary：

【要約】【目的】 半導体装置の製造方法に関し、配線層間の平坦化のために厚膜無機SOGを用いる際に、焼成条件を変更することなく、クラックの発生を防止する。【構成】 基板1上に下地絶縁膜2を介して配線層3を設けた後、配線層3及び下地絶縁膜2の露出表面にCVD膜4を堆積させ、次いで、このCVD膜表面を疏水化した後、疏水化したCVD膜4を覆うように、焼成後の膜ストレスが+2×109 dynes/cm2 以上になるSOG形成用Si化合物を塗布し、酸化雰囲気中で焼成して厚膜無機SOG膜6に変換する。

Claim (excerpt)：

基板上に下地絶縁膜を介して配線層を設ける工程、前記配線層及び前記下地絶縁膜の露出表面にCVD膜を堆積させる工程、前記CVD膜表面を疏水化する工程、前記疏水化したCVD膜を覆うように、焼成後の膜ストレスが+2×109 dynes/cm2 以上になるSOG形成用Si化合物を塗布して表面を略平坦化する工程、及び、酸化雰囲気中で前記SOG形成用Si化合物を焼成して厚膜無機SOG膜に変換する工程を有することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/768 ,  H01L 21/316 ,  H01L 21/3205

FI (2)：

H01L 21/90 Q ,  H01L 21/88 K