Pat

J-GLOBAL ID：200903054613807703

半導体集積回路装置およびその設計方法

Inventor： 成井 誠司 ,  野中 裕介
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1996329379
Publication number (International publication number)：1998173035
Application date： Dec. 10, 1996
Publication date： Jun. 26, 1998
Summary：

【要約】【課題】 浅溝素子分離領域を有する半導体集積回路装置の半導体基板表面の平坦性を向上する。【解決手段】 CMP法を用いて形成される浅溝素子分離領域2を半導体基板1に有する半導体集積回路装置において、浅溝素子分離領域2に囲まれる半導体領域3のうち、素子形成領域Aに形成され、半導体集積回路装置を構成するMISFETの活性領域として作用する半導体領域3aとともに、配線領域Bの半導体基板1にもダミー領域として半導体領域3bを形成し、孤立した半導体領域が形成されないようにする。また、半導体領域3間の間隔は100μm以下とする。

Claim (excerpt)：

浅溝素子分離構造と、前記浅溝素子分離構造に囲まれた半導体領域とを有する半導体基板の主面に、各々の最小加工寸法が異なる複数の素子形成領域を含む半導体集積回路装置であって、前記素子形成領域間の境界領域の前記半導体基板の主面に、前記境界領域に隣接する前記素子形成領域と同等の密度、またはそれらの間の密度で前記半導体領域が形成されていることを特徴とする半導体集積回路装置。

IPC (4)：

H01L 21/76 ,  H01L 21/304 321 ,  H01L 27/04 ,  H01L 21/822

FI (3)：

H01L 21/76 N ,  H01L 21/304 321 S ,  H01L 27/04 A