Pat

J-GLOBAL ID：200903054693812923

電界効果トランジスタ及びその形成方法

Inventor： セシャドリ・サバンナ
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993302082
Publication number (International publication number)：1994224428
Application date： Dec. 01, 1993
Publication date： Aug. 12, 1994
Summary：

【要約】【目的】 短チャネルの影響と直列抵抗の両方が小さくなる超短チャネルFET構造を提供する。【構成】 電界効果トランジスタは、第1導電型の半導体基板31、半導体基板表面より下方に第1の距離だけ伸びた被着金属33、被着金属33に隣接し電界効果トランジスタのゲートの下方に、第1の距離よりも短い第2の距離だけ伸びた第2導電型の領域34を含む。領域34はキャリアを導電チャネルに注入する浅い接合部を与え、金属33は浅い接合部の下方に低い障壁高さのショットキー・バリアを与え、これらの組合わせにより、空乏領域とパンチスルーの影響が少なくなる。

Claim (excerpt)：

第1導電型の半導体基板と、上記半導体基板の表面の下方に第1の距離だけ伸びた被着金属と、上記被着金属に隣接し、電界効果トランジスタのゲートの下方に上記第1の距離よりも短い第2の距離だけ伸びた第2導電型の領域とを含む電界効果トランジスタ。

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭60-068656
  
• 特開昭59-117264
  
• 特開昭61-181156