Pat

J-GLOBAL ID：200903054712388577

逆スタッガ型TFTの製造方法

Inventor： 小沢 清 ,  間島 庭司
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992296237
Publication number (International publication number)：1994151460
Application date： Nov. 06, 1992
Publication date： May. 31, 1994
Summary：

【要約】【目的】 逆スタッガ型TFTの製造方法に関し、活性層の厚さと特性の制御性の向上を目的とする。【構成】 耐熱性透明基板(1)の上にゲート電極(2)をパターン形成したる後、基板(1)の上にゲート絶縁膜(3),a-Si活性層(4),n+ a-Si層(5),金属電極層(7)と順次に層形成を行い、次に、a-Si活性層(4)に達するまで、金属電極層(7)とn+ a-Si層(5)をエッチングして、ドレイン電極(8)とソース電極(9)を形成する逆スタッガ型TFTの製造工程において、金属電極層(7)をn+ a-Si層(5)に達するまで選択エッチングして、ドレイン電極(8)とソース電極(9)を形成した後、ドレイン電極(8)とソース電極(9)を陽極として陽極酸化を行い、露出しているn+ a-Si層(5)を絶縁層とすることを特徴として逆スタッガ型TFTの製造方法を構成する。

Claim (excerpt)：

耐熱性透明基板(1)の上にゲート電極(2)をパターン形成したる後、該基板(1)の上にゲート絶縁膜(3),a-Si活性層(4),n+ a-Si層(5),金属電極層(7)と順次に層形成を行い、次に、前記のa-Si活性層(4)に達するまで、金属電極層(7)とn+ a-Si層(5)をエッチングして、ドレイン電極(8)とソース電極(9)を形成する逆スタッガ型TFTの製造工程において、前記金属電極層(7)をn+ a-Si層(5)に達するまで選択エッチングして、ドレイン電極(8)とソース電極(9)を形成した後、該ドレイン電極(8)とソース電極(9)を陽極として陽極酸化を行い、露出しているn+ a-Si層(5)を絶縁層とすることを特徴とする逆スタッガ型TFTの製造方法。

IPC (5)：

H01L 21/336 ,  H01L 29/784 ,  G02F 1/136 500 ,  H01L 21/31 ,  H01L 21/316