Pat

J-GLOBAL ID：200903054786689340

半導体装置の製造方法

Inventor： 瀬尾 暁
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 岩橋 文雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001314893
Publication number (International publication number)：2003124310
Application date： Oct. 12, 2001
Publication date： Apr. 25, 2003
Summary：

【要約】【課題】 デュアルダマシン法において、配線溝形成用のレジストを形成する絶縁膜の表面を疎水化して、密着力を高めてレジスト剥離を防止する。【解決手段】 半導体基板1上の下層用絶縁膜2に設けられた下層配線溝3内にバリアメタル層4及び金属配線層5からなる下層配線層6を形成する。その後、基板上に保護絶縁膜7及び上層用絶縁膜8を形成した後、上層用絶縁膜8にコンタクトホール8aを形成する。その後、アミン系薬液を用いて上層用絶縁膜8の表面洗浄をする。その後、脱イオン水を用いて水洗浄を10分以上行って、アミン系薬液を除去する。その後、コンタクトホール8aを含む開口部12aを有するレジスト12をマスクにして、上層用絶縁膜8のエッチングを行い、コンタクトホール8aと接続する上層配線溝8bを形成する。その後、バリアメタル層13及び金属配線層14からなる上層配線層15を形成する。

Claim (excerpt)：

基板上に絶縁膜を形成する工程(a)と、前記絶縁膜にコンタクトホールを形成する工程(b)と、前記工程(b)の後に、前記絶縁膜の表面を薬液を用いて洗浄する工程(c)と、前記工程(c)の後に、前記基板表面を水洗浄する工程(d)と、前記工程(d)の後に、前記絶縁膜の表面を疎水化する表面疎水化処理をする工程(e)と、前記工程(e)の後に、前記絶縁膜上に前記コンタクトホールを含む開口部を有する配線溝形成用のレジストを形成する工程(f)と、前記レジストをマスクにして、前記絶縁膜を所定の深さまでエッチングすることにより、前記絶縁膜の上部に前記コンタクトホールと接続する配線溝を形成する工程(g)とを備えていることを特徴とする半導体装置の製造方法。

IPC (6)：

H01L 21/768 ,  B05D 3/10 ,  B05D 7/00 ,  G03F 7/16 501 ,  H01L 21/027 ,  H01L 21/308

FI (6)：

B05D 3/10 F ,  B05D 7/00 H ,  G03F 7/16 501 ,  H01L 21/308 G ,  H01L 21/90 A ,  H01L 21/30 563

F-Term (55)：

2H025AB16 ,  2H025EA01 ,  2H025EA04 ,  4D075AE03 ,  4D075BB26Z ,  4D075BB65Y ,  4D075BB66Y ,  4D075BB68Y ,  4D075BB79Y ,  4D075BB93Z ,  4D075BB95Y ,  4D075BB95Z ,  4D075CA13 ,  4D075CA23 ,  4D075CA36 ,  4D075DA06 ,  4D075DB14 ,  4D075DC22 ,  4D075EA07 ,  4D075EA45 ,  4D075EB42 ,  5F033HH11 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ33 ,  5F033KK11 ,  5F033KK18 ,  5F033KK33 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ91 ,  5F033QQ93 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033WW00 ,  5F033WW03 ,  5F033XX12 ,  5F043BB27 ,  5F043GG10 ,  5F046HA01 ,  5F046HA03 ,  5F046HA07