Pat

J-GLOBAL ID：200903054959526611

高耐圧半導体素子

Inventor： 中川 明夫 ,  安原 紀夫 ,  末代 知子
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992040682
Publication number (International publication number)：1993136436
Application date： Jan. 31, 1992
Publication date： Jun. 01, 1993
Summary：

【要約】【目的】薄い高抵抗半導体層を用いて十分な高耐圧特性が得られる半導体素子を提供することを目的とする。【構成】シリコン基板1から酸化膜2により分離され、横方向にも酸化膜3により分離された高抵抗シリコン層4を用いて、その中央部にn+ 型層6を形成し、周辺部にp+ 型層7を形成してダイオードを構成する。酸化膜2の膜厚を1μm以上と厚くして、素子の逆バイアス電圧を酸化膜2で大きく分担させ、また酸化膜2中の電界に依存する高抵抗シリコン層4中の電界を弱くすることによって、高抵抗シリコン層4が薄いものであっても十分な高耐圧特性が得られるようにした。

Claim (excerpt)：

半導体基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成された高抵抗半導体層と、この高抵抗半導体層に形成された分離領域と、前記高抵抗半導体層に、前記分離領域により横方向において分離されて形成された素子領域と、この前記素子領域の中央部表面領域に形成された第1導電型の第1の低抵抗領域と、前記素子領域の周辺部表面領域に形成された第2導電型の第2の低抵抗領域とを具備し、前記素子領域内の不純物のド-ズ量は、前記第1の低抵抗領域と第2の低抵抗領域との間に電圧を印加したときに、前記素子領域の、前記第1の低抵抗領域と第2の低抵抗領域との間の部分が完全に空乏化するような値に設定されていることを特徴とする高耐圧半導体素子。

IPC (4)：

H01L 29/91 ,  H01L 27/12 ,  H01L 21/336 ,  H01L 29/784

FI (2)：

H01L 29/91 D ,  H01L 29/78 311 Z