Pat

J-GLOBAL ID：200903054981408363

バースト転送終了割込信号発生回路

Inventor： 山下 祥司
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 柿本 恭成
Gazette classification：公開公報
Application number (International application number)：1991178554
Publication number (International publication number)：1993028093
Application date： Jul. 19, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】【目的】 バースト転送終了割込信号発生回路から誤ってバースト転送終了の割込信号をプロセッサに与えることを防止する。【構成】 データ一時記憶用のFIFOメモリ5のメモリ空信号S5がオンであり、DMA制御回路4がバースト転送終了を示すデータ転送終了信号S4bがオンであり、かつDMA制御回路4がFIFOメモリ5へ与える書込信号S4aがタイマ61の遅延によって一定時間存在しないこと、つまりタイマ出力信号S61がオンになるという3つの条件を満足した時に、アンド回路62から割込信号S62を出力し、プロセッサ2へ与える。

Claim (excerpt)：

バースト転送終結処理を行うプロセッサを介することなく、ダイレクト・メモリ・アクセス制御回路によってデータをバースト的にデータの一時記憶用先入先出メモリに書込んでバースト転送を行う時に、該バースト転送の終了を割込信号の形で前記プロセッサに知らせるバースト転送終了割込信号発生回路において、前記先入先出メモリのメモリ領域が空を示すメモリ空信号がオンで、前記ダイレクト・メモリ・アクセス制御回路がデータ転送終了を示すデータ転送終了信号がオンであり、かつ前記ダイレクト・メモリ・アクセス制御回路が前記先入先出メモリへ与える書込信号が一定時間存在しないことを条件にして、前記割込信号を前記プロセッサに供給する構成にしたことを特徴とするバースト転送終了割込信号発生回路。