配線構造およびその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：船橋國則
Gazette classification：公開公報
Application number (International application number)：1998315485
Publication number (International publication number)：2000150514
Application date： Nov. 06, 1998
Publication date： May. 30, 2000
Summary：

【要約】【課題】無機絶縁体膜上の有機絶縁体膜に溝を形成し、その溝内にバリアメタル層を形成すると、溝角部にバリアメタル層の応力が集中し、その部分で有機絶縁体膜が変形して溝内に形成される溝配線の信頼性を低下させる。【解決手段】基体11上に形成された第1の膜12と、その第1の膜12を被覆するもので有機絶縁性材料からなる第2の膜13と、その第2の膜13から第1の膜12にかけて形成された凹部14(溝14)と、その溝14の内壁に形成されたバリアメタル層15と、溝14内にバリアメタル層15を介して埋め込まれた導電体16とからなり、溝14の底面14bとこの底面14bに連続する溝14の下部側面14sとが第1の膜12中に形成されているものである。

Claim (excerpt)：

基体上に形成された第1の膜と、前記第1の膜を被覆するもので有機絶縁性材料からなる第2の膜と、前記第2の膜から前記第1の膜にかけて形成された凹部と、前記凹部の内壁に形成されたバリアメタル層と、前記凹部内に前記バリアメタル層を介して埋め込まれた導電体とからなり、前記凹部の底面と該底面に接続する前記凹部の下部側面とが前記第1の膜に形成されていることを特徴とする配線構造。

IPC (2)：

H01L 21/3205 , H01L 21/768

FI (3)：

H01L 21/88 A , H01L 21/90 S , H01L 21/90 A

F-Term (55)：

5F033HH08 , 5F033HH09 , 5F033HH11 , 5F033HH12 , 5F033HH19 , 5F033HH21 , 5F033HH22 , 5F033HH28 , 5F033HH32 , 5F033HH33 , 5F033HH34 , 5F033JJ11 , 5F033JJ19 , 5F033JJ21 , 5F033JJ28 , 5F033JJ32 , 5F033JJ33 , 5F033JJ34 , 5F033KK08 , 5F033KK09 , 5F033KK11 , 5F033KK12 , 5F033KK19 , 5F033KK21 , 5F033KK22 , 5F033KK28 , 5F033KK32 , 5F033KK33 , 5F033KK34 , 5F033MM01 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033NN13 , 5F033PP15 , 5F033PP27 , 5F033QQ09 , 5F033QQ13 , 5F033QQ25 , 5F033QQ28 , 5F033QQ37 , 5F033QQ48 , 5F033RR01 , 5F033RR04 , 5F033RR05 , 5F033RR21 , 5F033RR22 , 5F033RR23 , 5F033RR24 , 5F033SS15 , 5F033SS22 , 5F033TT04 , 5F033XX19

Patent cited by the Patent：

Cited by examiner (2)

半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平9-098284 Applicant：ソニー株式会社
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平9-226669 Applicant：日本電気株式会社

Article cited by the Patent：

Cited by examiner (1)

A Cu/low-κ dual damascene interconnect for high performance and low cost integrated circuits

Return to Previous Page