Pat
J-GLOBAL ID：200903055002099220
電界効果トランジスタ
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
小沢 信助
Gazette classification：公開公報
Application number (International application number)：1993145010
Publication number (International publication number)：1995135219
Application date： Jun. 16, 1993
Publication date： May. 23, 1995
Summary：
【要約】【目的】寄生容量が小さく高速動作可能で、バックゲート効果を抑制する電界効果トランジスタを提供すること。【構成】半絶縁性化合物半導体の基板上に形成されるN型化合物半導体層、基板とN型化合物半導体層との間に形成され完全に空乏化されるP-型化合物半導体層、N型化合物半導体層上に形成されN型化合物半導体層に対してオーミック性を有するソース電極及びドレイン電極、ソース電極とドレイン電極の間のN型化合物半導体層に接触してショットキー障壁を形成するゲート電極、N型化合物半導体層がフォトエッチングされて表出するP-型化合物半導体層上に形成されP-型化合物半導体層に電位を与えるガード電極、を有することを特徴とする。
Claim (excerpt)：
半絶縁性化合物半導体の基板上に形成されるN型化合物半導体層と、前記基板と前記N型化合物半導体層との間に形成され、前記N型化合物半導体層とのPN接合電位によって完全に空乏化されるP-型化合物半導体層と、前記N型化合物半導体層上に形成され、前記N型化合物半導体層に対してオーミック性を有するソース電極と、前記N型化合物半導体層上に形成され、前記N型化合物半導体層に対してオーミック性を有するドレイン電極と、前記ソース電極とドレイン電極の間の前記N型化合物半導体層に接触してショットキー障壁を形成するゲート電極と、前記N型化合物半導体層がフォトエッチングされて表出する前記P-型化合物半導体層上に形成され、前記P-型化合物半導体層に電位を与えるガード電極と、を有することを特徴とする電界効果トランジスタ。
IPC (2)：
H01L 21/338
, H01L 29/812
Cited by examiner (5)
Show all
Return to Previous Page
