Pat

J-GLOBAL ID：200903055006388382

PLL回路

Inventor： 田中 美樹子
Applicant, Patent owner： 日本電気株式会社
Agent (1)： ▲柳▼川 信
Gazette classification：公開公報
Application number (International application number)：2000024558
Publication number (International publication number)：2001217710
Application date： Feb. 02, 2000
Publication date： Aug. 10, 2001
Summary：

【要約】【課題】 PLL回路において、周波数はほぼ合っていあるが、位相が約90度以上ずれている場合、位相引き込みの時間を短縮する。【解決手段】 位相が約90度以上ずれているかどうかを判断する位相90度以上ずれ検出器7を設け、位相が約90以上ずれていることが検出された場合、ループフィルタ5に電流をチャージすることによりゲインを、等価的に通常より高くする。これによって引き込み時間の短縮が図れる。

Claim (excerpt)：

入力基準信号と比較信号との位相誤差を検出して位相誤差信号を出力する位相誤差検出手段と、前記入力基準信号と前記比較信号との周波数差を検出して周波数誤差信号を出力する周波数誤差検出手段と、前記入力基準信号と前記比較信号との±90度ずれを検出して±90度ずれ信号を出力する90度ずれ検出手段と、これ等位相誤差検出手段及び周波数誤差検出手段並びに90度ずれ検出手段の各出力に応じて制御電圧を生成する制御電圧生成手段と、前記制御電圧に応じた周波数の前記比較信号を出力する電圧制御発振手段とを含むことを特徴とするPLL回路。

IPC (6)：

H03L 7/095 ,  H03L 7/087 ,  H03L 7/093 ,  H03L 7/08 ,  H03L 7/10 ,  H03L 7/113

FI (6)：

H03L 7/08 B ,  H03L 7/08 P ,  H03L 7/08 E ,  H03L 7/08 H ,  H03L 7/10 D ,  H03L 7/10 B

F-Term (19)：

5J106AA04 ,  5J106CC01 ,  5J106CC24 ,  5J106CC30 ,  5J106CC35 ,  5J106CC38 ,  5J106CC41 ,  5J106DD09 ,  5J106DD32 ,  5J106EE09 ,  5J106GG04 ,  5J106GG07 ,  5J106GG19 ,  5J106HH03 ,  5J106HH04 ,  5J106HH10 ,  5J106JJ09 ,  5J106KK03 ,  5J106LL04