Pat

J-GLOBAL ID：200903055009320096

電子装置の作製方法

Inventor： 須沢 英臣 ,  島田 浩行 ,  寺本 聡
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1994054866
Publication number (International publication number)：1995240411
Application date： Feb. 28, 1994
Publication date： Sep. 12, 1995
Summary：

【要約】【目的】 基板上に形成された配線上に絶縁膜を形成した場合における絶縁膜の凹凸を平坦する技術を提供する。【構成】 絶縁膜17上に電極18、配線19と20とを形成し、これらを覆って絶縁膜24を形成する。この状態で25〜27に示されているように絶縁膜24は凸部を有している。そこで、電極18、配線19と20とにバイアス電圧を加えながらRIE法によるエッチングを行う。すると、凸部25〜27の部分が選択的にエッチングされて、平坦な表面を有することができる。

Claim (excerpt)：

基板上に配線または電極を形成する工程と、前記配線を覆って絶縁膜を形成する工程と、前記配線にバイアス電圧を加えながら前記絶縁膜を気相法によりエッチングする工程と、を有することを特徴とする電子装置の作製方法。