Pat

J-GLOBAL ID：200903055014498480

表示装置

Inventor： 内野 勝秀
Applicant, Patent owner： ソニー株式会社
Agent (1)： 鈴木 晴敏
Gazette classification：公開公報
Application number (International application number)：1995120538
Publication number (International publication number)：1996292417
Application date： Apr. 20, 1995
Publication date： Nov. 05, 1996
Summary：

【要約】 (修正有)【目的】 複数画素同時サンプリング方式においてシステムクロック周波数を低減化する。【構成】 表示装置は行列配置した画素1,2,3,...と、画素の行方向に沿ったゲート線X1,X2,...と、画素の列方向に沿った信号線Y1,Y2,...とを備えている。垂直走査回路101が各ゲート線Xに接続し、水平走査回路102が水平スイッチHSWを介して各信号線Yに接続している。各ゲート線Xは互いに隣り合う2行分(ODD,EVEN)の画素から半分ずつ選択された1行分の画素に共通接続されている。各信号線Yは選択された1行分に含まれる画素の夫々に対応して接続されている。

Claim (excerpt)：

行列配置した画素と、画素の行方向に沿ったゲート線と、画素の列方向に沿った信号線と、各ゲート線に接続した垂直走査回路と、各信号線に接続した水平走査回路とを備えた表示装置であって、各ゲート線は互いに隣り合う2行分の画素から半分ずつ選択された1行分の画素に共通接続されており、各信号線は該1行分に含まれる画素の夫々に対応して接続されており、前記垂直走査回路は順次各ゲート線を走査して2行同時に1行分の画素を選択し、前記水平走査回路は所定本数の信号線を一組として順次走査し複数の映像信号を一組の信号線に同時サンプリングし、該選択された1行分に属する複数個の画素に対し同時に映像信号を書き込む事を特徴とする表示装置。