Pat

J-GLOBAL ID：200903055020666441

電力用半導体素子

Inventor： 北川 光彦
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992060192
Publication number (International publication number)：1993267649
Application date： Mar. 17, 1992
Publication date： Oct. 15, 1993
Summary：

【要約】【目的】オン電圧と素子耐圧の高いトレードオフを実現した横型の電力用半導体素子を提供することを目的とする。【構成】基板1上に酸化膜2を介して形成されたn型シリコン層3のカソード側にp型ベース層8,n+ 型エミッタ層9が形成され、n型エミッタ層9内にp+型ドレイン層10が形成される。p型ベース層8から所定距離離れたアノード側にはn型バッファ12が形成され、この中にp+ 型エミッタ層13が形成される。n型シリコン層3は、アノード・カソード間にまたがって走る複数本のストライプ状溝5により複数本の電流チャネルに分割されている。ストライプ状溝5の中にはSIPOS等の高抵抗体層7が平坦に埋込み形成されている。

Claim (excerpt)：

半導体基板と、この半導体基板上に形成された高抵抗半導体層と、この高抵抗半導体層表面に所定距離をおいて対向するように形成された第1の主電極領域および第2の主電極領域と、前記高抵抗半導体層の前記第1の主電極領域から第2の主電極領域に達する範囲に渡って形成された複数本のストライプ状溝と、これらストライプ状溝に埋込み形成された高抵抗体層とを有することを特徴とする電力用半導体素子。