Pat
J-GLOBAL ID：200903055097271687
マルチゲート半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992345042
Publication number (International publication number)：1994196639
Application date： Dec. 25, 1992
Publication date： Jul. 15, 1994
Summary：
【要約】【目的】フィールド酸化膜の膜べり、ゲート電極下のボイド発生、ゲート酸化膜の積層構造の問題のない、信頼性の高いマルチゲート半導体装置の製造方法を提供することである。【構成】フィールド酸化膜11で素子分離を行い、ダミー酸化膜12を使って高耐圧系素子領域にイオン注入を行う。次に窒化膜14を使った選択酸化で高耐圧系ゲート酸化膜16を形成する。次にゲート酸化膜16上に高耐圧ゲート電極20を形成する。次に上記ダミー酸化膜12を使って5V系素子領域にイオン注入を行い、ダミー酸化膜12を除去する。次に5V系ゲート酸化膜を形成し、このゲート酸化膜上に5V系ゲート電極を形成する。
Claim (excerpt)：
半導体基板上に第1の酸化膜を形成する工程と、上記第1の酸化膜上に窒化膜を形成する工程と、特定領域の上記第1の酸化膜及び窒化膜を除去する工程と、上記窒化膜をマスクとして上記特定領域に第2の酸化膜を形成する工程と、全面にポリシリコンを堆積する工程と、上記ポリシリコンをエッチングして上記特定領域に第1のゲート電極を形成する工程と、残っている上記第1の酸化膜を除去する工程と、全面に第3の酸化膜を形成する工程と、全面に再度ポリシリコンを堆積する工程と、上記ポリシリコンをエッチングして第2のゲート電極を形成する工程とを具備したことを特徴とするマルチゲート半導体装置の製造方法。
FI (2)：
H01L 27/08 102 C
, H01L 27/08 102 J
