Pat

J-GLOBAL ID：200903055133112051

半導体基板表面の評価方法

Inventor： 寺島 浩一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000045827
Publication number (International publication number)：2001237288
Application date： Feb. 23, 2000
Publication date： Aug. 31, 2001
Summary：

【要約】【課題】半導体装置の製造工程でのモニターチェックとして簡便に絶縁膜/半導体基板の界面準位密度を測定できるようにする。【解決手段】絶縁膜/半導体基板構造を有する試料1に対して、上記絶縁膜を透過させて半導体基板の表面部にのみレーザ光2を照射し、PL光3を分光器5、検出器6、ロックインアンプ7等を通して計測して、上記絶縁膜と半導体基板の界面準位密度を求める。ここで、界面準位密度が既知の試料からのPL光の強度と界面準位密度が未知の試料からのPL光の強度とを相対比較して、上記未知の試料の界面準位密度を求める。あるいは、上記PL光の強度と界面準位密度との相関関係を示す較正曲線を予め求めておき、界面準位密度が未知の試料のPL光の全強度を計測し較正曲線と比較して試料の界面準位密度を求める。

Claim (excerpt)：

半導体基板表面に絶縁膜を形成した構造(以下、絶縁膜/半導体基板の構造という)に対して、前記絶縁膜を透過させて前記半導体基板表面に励起光を照射し前記励起光の照射領域からのフォトルミネッセンス発光を計測して前記絶縁膜と半導体基板の界面準位密度を求めることを特徴とする半導体基板表面の評価方法。

IPC (3)：

H01L 21/66 ,  G01N 21/64 ,  H01L 29/78

FI (3)：

H01L 21/66 L ,  G01N 21/64 Z ,  H01L 29/78 301 T

F-Term (29)：

2G043AA03 ,  2G043CA07 ,  2G043DA09 ,  2G043EA01 ,  2G043GA04 ,  2G043GB21 ,  2G043HA01 ,  2G043HA12 ,  2G043JA03 ,  2G043KA05 ,  2G043KA08 ,  2G043KA09 ,  2G043LA01 ,  2G043NA01 ,  2G043NA11 ,  4M106AA01 ,  4M106AA20 ,  4M106BA05 ,  4M106CB10 ,  4M106DH01 ,  4M106DH12 ,  4M106DH32 ,  4M106DJ18 ,  5F040DA30 ,  5F040DB01 ,  5F040DB09 ,  5F040DC01 ,  5F040ED03 ,  5F040ED04