Pat

J-GLOBAL ID：200903055168021652

半導体装置とその製造法

Inventor： 門島 勝 ,  生田目 俊秀 ,  鈴木 孝明 ,  村田 康彦
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 高田 幸彦 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001307383
Publication number (International publication number)：2003115586
Application date： Oct. 03, 2001
Publication date： Apr. 18, 2003
Summary：

【要約】 (修正有)【課題】エピタキシャル成長によって形成するゲート絶縁膜において、エピタキシャル成長の妨げになるSiO2層の成長を抑制し、組成ずれや酸素欠損による格子定数の伸長に伴う転位や欠損の発生を抑制し、界面での未結合手や欠陥をさらに減少させた半導体装置とその製造法を提供する。【解決手段】シリコン単結晶基板101上に、素子分離絶縁膜102、ゲート絶縁膜103と、ゲート絶縁膜上に形成されたゲート電極104と、前記素子分離絶縁膜と前記ゲート絶縁膜との間で前記ゲート絶縁膜を挟んで両側に形成されたソース及びドレイン領域105とを有する半導体装置において、希土類酸化物からなるターゲットの真空蒸着法によって、(100)方向にエピタキシャル成長した前記ゲート絶縁膜103を有することを特徴とする。

Claim (excerpt)：

(100)又は4°以下に傾斜した(100)を有するシリコン単結晶基板上にゲート絶縁膜を有する半導体装置において、希土類酸化物からなるターゲットの蒸発による真空蒸着法によって(100)方向にエピタキシャル成長した前記ゲート絶縁膜を有することを特徴とする半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/316

FI (2)：

H01L 21/316 X ,  H01L 29/78 301 G

F-Term (30)：

5F058BC03 ,  5F058BF17 ,  5F140AA00 ,  5F140BA01 ,  5F140BA20 ,  5F140BC06 ,  5F140BC17 ,  5F140BD04 ,  5F140BD11 ,  5F140BE09 ,  5F140BF01 ,  5F140BF04 ,  5F140BF07 ,  5F140BF08 ,  5F140BF10 ,  5F140BG38 ,  5F140BH21 ,  5F140BJ01 ,  5F140BJ07 ,  5F140BJ27 ,  5F140BK09 ,  5F140BK13 ,  5F140BK21 ,  5F140BK25 ,  5F140BK30 ,  5F140CA03 ,  5F140CB04 ,  5F140CC03 ,  5F140CC12 ,  5F140CE07