Pat

J-GLOBAL ID：200903055202443103

半導体記憶装置

Inventor： 築出 正樹 ,  鶴田 孝弘
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994312064
Publication number (International publication number)：1996167290
Application date： Dec. 15, 1994
Publication date： Jun. 25, 1996
Summary：

【要約】【目的】 階層ビット線構造を有するDRAMにおいて、チップ面積を増大させることなく、副ビット線のプリチャージ時間を短縮する。【構成】 副ビット線対SBL11,/SBL11〜SBL42,/SBL42の間にプリチャージトランジスタQp11,/Qp11〜Qp42,/Qp42を接続し、プリチャージ電位供給線PRL1,PRL2から直接プリチャージ電位Vpcを副ビット線対SBL11,/SBL11〜SBL42,/SBL42に供給するように構成した。

Claim (excerpt)：

主ビット線対と、前記主ビット線対に沿って配置された複数の副ビット線対と、前記複数の副ビット線対に対応して設けられ、各々が前記主ビット線対と対応する副ビット線対との間に接続されかつ所定の選択信号に応答して導通状態となる複数の選択トランジスタ対と、前記複数の副ビット線対と交差して配置された複数のワード線と、前記複数の副ビット線対の一方および他方副ビット線と前記複数のワード線との交点に対応して設けられ、各々が対応する副ビット線と対応するワード線とに接続された複数のメモリセルと、前記複数の副ビット線対を所定のプリチャージ電位にプリチャージするプリチャージ手段とを備えた半導体記憶装置。