Pat

J-GLOBAL ID：200903055215760973

回路分割方法および装置

Inventor： 蜂屋 孝太郎
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996136671
Publication number (International publication number)：1997319784
Application date： May. 30, 1996
Publication date： Dec. 12, 1997
Summary：

【要約】【課題】行列計算時間の予測精度を向上させ、各部分回路の大きさの最大値を低減し、シミュレーション時間を短縮する。【解決手段】回路シミュレーション時のシミュレーション計算時間をシミュレーション前に予測し予測値を求める計算時間予測手段7を備え、入力された回路をクラスタ化およびマージし、均衡のとれた予測値を持つ各部分回路に分割し、回路シミュレーション手段5に出力する。また、各部分回路の回路行列をシミュレーション時に三角行列の積に分解するLU(Lower/Upper)分解の各更新演算回数をシミュレーション前に計数する更新演算回数計数手段9を備え、計算時間予測手段7が、各更新演算回数に対応して各予測値を求める。

Claim (excerpt)：

回路シミュレーション時のシミュレーション計算時間をシミュレーション前に予測し予測値を求める計算時間予測ステップを含み、入力された回路をクラスタ化およびマージし、均衡のとれた前記予測値を持つ各部分回路に分割し、回路シミュレーション手段に出力する回路分割方法において、前記各部分回路の回路行列をシミュレーション時に三角行列の積に分解するLU(Lower/Upper)分解の各更新演算回数をシミュレーション前に計数する更新演算回数計数ステップを含み、前記計算時間予測ステップが、前記各更新演算回数に対応して前記各予測値を求めることを特徴とする回路分割方法。

IPC (3)：

G06F 17/50 ,  G06F 17/00 ,  H01L 21/82

FI (3)：

G06F 15/60 664 L ,  G06F 15/20 D ,  H01L 21/82 C