Pat

J-GLOBAL ID：200903055247955210

半導体装置の構造およびその製造方法

Inventor： 松木 武雄
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1997224950
Publication number (International publication number)：1999068041
Application date： Aug. 21, 1997
Publication date： Mar. 09, 1999
Summary：

【要約】【課題】 金属酸化膜を容量素子とした半導体記憶装置において、水素を含んだ雰囲気での熱処理においても容量膜が劣化しない装置を提供する。【解決手段】 全容量素子の上面、側面、下面にシリコン窒化膜を配置し、基板と接続するコンタクト孔内面にもシリコン窒化膜を配置し、さらに外部配線とのコンタクト孔を容量素子と離れた位置に配置する。

Claim (excerpt)：

半導体基板上に設けられた容量素子を具備する半導体装置において、半導体基板と容量素子とを絶縁する層間膜にコンタクト孔が配置され、前記コンタクト孔内側面、容量素子と層間膜との間、容量素子上面および側面にシリコン窒化膜が配置され、コンタクト孔内には、金属または多結晶シリコンのプラグが形成され、コンタクト孔上面に容量素子を形成する容量蓄積電極、容量膜および対向電極が配置されることを特徴とする半導体装置。

IPC (2)：

H01L 27/04 ,  H01L 21/822

Patent cited by the Patent：

Cited by examiner (2)

• 強誘電体不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平7-297778   Applicant：ソニー株式会社
• 特開平2-232961