Pat

J-GLOBAL ID：200903055353595924

絶縁ゲート形半導体装置

Inventor： 森川 正敏 ,  吉田 功 ,  坂本 光造
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992048230
Publication number (International publication number)：1993251699
Application date： Mar. 05, 1992
Publication date： Sep. 28, 1993
Summary：

【要約】【目的】ドレイン領域の縮小を行ったことによるオン抵抗の低減の効果を最大限に発揮する構造を提供することである。【構成】基板を高抵抗ドレイン領域3とした横型パワーMOSFETにおいて、低抵抗ドレイン領域6の深さを、低抵抗ソース領域5の深さよりも深い構造とした。低抵抗ドレイン領域6の形成方法としては、高エネルギーのイオン打込み、または高抵抗ドレイン領域3のU溝エッチングと多結晶シリコン105の埋め込みを用いた。【効果】従来に比べて、大幅な低オン抵抗化が可能となる。

Claim (excerpt)：

半導体基板内に形成された高抵抗ドレイン領域とした横型の絶縁ゲート形トランジスタにおいて、電流取り出し用の低抵抗ドレイン領域が低抵抗ソース領域よりも深く形成されていることを特徴とする絶縁ゲート形半導体装置。

IPC (2)：

H01L 29/784 ,  H01L 21/265

FI (3)：

H01L 29/78 301 S ,  H01L 21/265 L ,  H01L 29/78 301 W