Pat
J-GLOBAL ID：200903055422103966
テストパターン信号発生装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
田澤 博昭 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991318691
Publication number (International publication number)：1993130648
Application date： Nov. 07, 1991
Publication date： May. 25, 1993
Summary：
【要約】【目的】 ハードウェア量を大幅に削減して、小形で安価なテストパターン信号発生装置を得る。【構成】 水平カウンタと垂直カウンタとの計数値に従って、水平メモリおよび垂直メモリより読み出した情報に含まれる記号に基づいて水平、垂直の同期信号を生成し、またこれら両メモリの出力よりテストパターンの輝度・色度信号およびデータ信号を合成する。【効果】 カウンタなどのハードウェア量およびメモリ容量を大幅に削減することが可能となって、小形で安価なテストパターン信号発生装置が得られる。
Claim (excerpt)：
ドットクロックを計数して歩進し、計数値が水平周期のドットクロック数に達するとカウントアップしてリセットされる水平カウンタと、前記水平カウンタのカウントアップ信号を計数して歩進し、計数値が垂直周期の走査線数に達するとカウントアップしてリセットされる垂直カウンタと、前記水平カウンタの計数値をアドレスとしてアクセスされ、1回のアクセスで読み出される情報中に、水平同期信号を規定する信号およびテストパターンの水平方向を規定する信号を含む水平メモリと、前記垂直カウンタの計数値をアドレスとしてアクセスされ、1回のアクセスで読み出される情報中に、垂直同期信号を規定する信号およびテストパターンの垂直方向を規定する信号を含む垂直メモリと、前記水平メモリおよび垂直メモリの出力を合成して、テストパターン信号を出力する出力回路とを備えたテストパターン信号発生装置。
IPC (3)：
H04N 17/00
, G09G 3/36
, G09G 5/00
