半導体デバイス及びその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：瀬谷徹 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000195180
Publication number (International publication number)：2001068639
Application date： Jun. 28, 2000
Publication date： Mar. 16, 2001
Summary：

【要約】 (修正有)【課題】メモリセルに使用する強誘電体キャパシタ薄膜が製造工程中に発生する水素ガスにより損傷することを防止するデバイス及びその製造方法を提供する。【解決手段】素子分離領域、拡散領域、ゲート構造を含む能動基板210に誘電体層を含むキャパシタ構造体250を形成し、第1絶縁層226で覆って平坦化し、パターニング開口してビットライン234、金属相互接続236を充填し、その上を第1バリア層238で披覆する。更にその上に相互金属誘電体層240を形成し、その上にアルミニウム層242及び第2バリアー層244、パツシベーション層246を形成する。相互金属誘電体層240形成環境に存在する水素及びパツシベーション工程で発生する水素は第1、第2のバリア層238及び244によりキャパシタ構造250から隔絶される。

Claim (excerpt)：

メモリセルに使用するための半導体装置において、半導体基板と共に提供される能動基板、上記半導体基板上に形成されるトランジスタ、上記トランジスタをアイソレーションするためのアイソレーション領域及び上記トランジスタ、及び上記アイソレーション領域上に形成された第1絶縁層と、上記第1絶縁層上に形成された下部電極からなるキャパシタ構造体、上記下部電極上に位置したキャパシタ薄膜、及び上記キャパシタ薄膜上に形成された上部電極と、上記トランジスタ及び上記キャパシタ構造上に形成された第2絶縁層と、上記トランジスタを上記キャパシタ構造に電気的に接続させるために上記第2絶縁層上に形成された金属相互接続(metal interconnection)と、上記金属接続上に形成されたバリアー層(barrier layer)と、水素を十分含有したプラズマ化学気相蒸着(CVD)を使用して上記水素から上記キャパシタ構造を保護するために用いられる上記バリアー層上に形成された相互金属誘電体(IMD;inter-metal dielectric)層とを含むことを特徴とする半導体デバイス。

IPC (4)：

H01L 27/105 , C23C 16/40 , H01L 21/316 , H01L 21/768

FI (4)：

H01L 27/10 444 B , C23C 16/40 , H01L 21/316 X , H01L 21/90 L

Patent cited by the Patent：

Cited by examiner (2)

硬質セラミック材料等を用いた不活性化方法及び構造
Gazette classification：公開公報 Application number：特願平7-052145 Applicant：ラムトロンインターナショナルコーポレーション
成膜方法
Gazette classification：公開公報 Application number：特願平4-152550 Applicant：富士通株式会社

Return to Previous Page