Pat

J-GLOBAL ID：200903055544166683

DMAコントローラ

Inventor： 五十嵐 強
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991328809
Publication number (International publication number)：1993165761
Application date： Dec. 12, 1991
Publication date： Jul. 02, 1993
Summary：

【要約】【目的】リニアなアドレスのデータ転送以外にランダムなアドレスのデータ転送が行われることがあっても、高速データ転送が正しく行えるようにする。【構成】8ビットデータ幅の低速バス4に接続されるDMA機器からの転送要求時、要求アドレスはレジスタ11aに、該当データは8ビットデータバッファ11bにラッチされる。比較器13はレジスタ11aの示す今回要求アドレスとレジスタ12aの示す前回要求アドレスのそれぞれ下位3ビットを除く部分を比較する。制御部14は比較器13での不一致検出時は、レジスタ12a,64ビットバッファ12bの内容を64ビットデータ幅の高速バス3を介して主メモリへ転送した後レジスタ11a,バッファ11bの内容をレジスタ12a,バッファ12bに移し、一致検出時は、レジスタ11a,バッファ11bの内容をレジスタ12a,バッファ12bに移し一杯になると、主メモリへの転送を行う。

Claim (excerpt)：

高速なバスに接続されている主メモリと低速なバスに接続されている少なくとも1つのDMA機器との間のデータ転送制御を行うDMAコントローラにおいて、前記DMA機器により今回データ転送要求された際のメモリアドレスと該当データとを記憶するための前記低速バス側の第1のバッファ手段と、前記DMA機器により前回データ転送要求された際のメモリアドレスと該当データを含むデータブロックを記憶するための前記高速バス側の第2のバッファ手段と、前記第1のバッファ手段および前記第2のバッファ手段にそれぞれ記憶されているメモリアドレスのブロックアドレス相当部分を比較する比較器と、前記第1のバッファ手段の記憶内容を前記第2のバッファ手段に移す移動制御、および同第2のバッファ手段の記憶内容を前記高速バスに転送する転送制御を行う制御手段とを具備し、前記制御手段は、前記比較器によりアドレス一致が検出されたならば、前記第1のバッファ手段の記憶内容を前記第2のバッファ手段に移し、前記比較器によりアドレス不一致が検出されたならば、前記第2のバッファ手段に記憶されているメモリアドレスおよびデータを前記高速バスに転送し、しかる後に同第2のバッファ手段に前記第1のバッファ手段の記憶内容を移し、前記第2のバッファ手段が一杯になったならば、前記第2のバッファ手段に記憶されているメモリアドレスおよびデータを前記高速バスに転送することを特徴とするDMAコントローラ。

IPC (2)：

G06F 13/28 310 ,  G06F 13/28

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-173853
  
• 特開平2-254557
  
• 特開昭63-292356