Pat

J-GLOBAL ID：200903055560203084

半導体装置

Inventor： 松山 勇 ,  西 清次
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 大垣 孝
Gazette classification：公開公報
Application number (International application number)：1997271764
Publication number (International publication number)：1999111964
Application date： Oct. 03, 1997
Publication date： Apr. 23, 1999
Summary：

【要約】【課題】 N型AlInAsエピタキシャル層にFによる悪影響が生じないようにすること。【解決手段】 半絶縁性のInP基板10の上側に積層された、Ga<SB>x</SB> In<SB>1-x</SB>As層とAl<SB>y</SB> In<SB>1-y</SB> As層18(ただし、xおよびyは組成比であって0<x<1,および0<y<1を満足する正の数)とのヘテロ接合層を有する半導体装置において、Al<SB>y</SB> In<SB>1-y</SB> As層18をAlAsのm単原子層(但し、mは正の数)とInAsのn単原子層(但し、nは正の数)とから構成される超格子層とし、かつ、超格子層は、N型不純物としてのSi或いはSnがそれぞれドープされている。また、この超格子層に対するドーピングは、中間層状に行う場合、或いはAlAsのm単原子層のみに行う場合、或いはInAsのn単原子層のみに行う場合、或いはデルタドープを用いる場合等の様々な組み合わせがある。

Claim (excerpt)：

半導体基板の上側に積層された、Ga<SB>x</SB> In<SB>1-x</SB> As層とAl<SB>y</SB> In<SB>1-y</SB> As層(ただし、xおよびyは組成比であって0<x<1,および0<y<1を満足する正の数)とのヘテロ接合層を有する半導体装置において、前記Al<SB>y</SB> In<SB>1-y</SB> As層をm単原子層のAlAs層((AlAs)<SB>m</SB> 層と記す。ただし、mは正の数)とn単原子層のInAs層((InAs)<SB>n</SB> 層と記す。ただし、nは正の数)とから構成される、超格子層とし、かつ、前記超格子層は、N型不純物としてのSi或いはSnがそれぞれアンドープあるいはドープされていることを特徴とする半導体装置。

IPC (6)：

H01L 29/205 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

FI (3)：

H01L 29/205 ,  H01L 29/72 ,  H01L 29/80 H

Patent cited by the Patent：

Cited by examiner (2)

• 特開平4-343438
  
• 半導体装置
  Gazette classification：公開公報   Application number：特願平7-287273   Applicant：三菱電機株式会社