Pat

J-GLOBAL ID：200903055583957906

ダマスク金属化構造体を備えた半導体デバイス

Inventor： マノジ クマー ジャイン
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995319463
Publication number (International publication number)：1996213397
Application date： Oct. 31, 1995
Publication date： Aug. 20, 1996
Summary：

【要約】【課題】 処理ステップの追加もしくは硬質金属の保護被覆を必要とせず、平坦化された配線構造体を形成する低抵抗率、軟質の金属ダマスク導線を実現する。【解決手段】 ダマスク導線、特に幅広な導線、の損傷(例えば、湾曲変形、スミヤリング、過剰エッチグ)を防止するために埋込み柱体を用いる半導体デバイスとその製造方法が開示される。例えば、溝のエッチング形成において1つあるいは複数の柱体が除去されずにそのまま溝の内部に残されて、絶縁層内に溝が形成される。好ましくは主として低抵抗率で比較的軟質の材料、例えばAl、Cu、もしくはAl-Cu合金、から成る導電膜が前述の絶縁層を覆うように堆積される。その後で、化学的機械的精密研磨が用いられて、絶縁層の溝が形成されていない領域を覆う導電膜の部分が除去され、嵌入された導線が形成される。幅広な導線もしくは研磨用パッドは幅狭な導線よりも研磨中に損傷を被り易いことが発見された。したがって、幅広な導線内に柱体が用いられて、この種の導線の研磨損傷を調節する。

Claim (excerpt)：

基板上に堆積されて実質的に平坦な上部表面を有するた絶縁層に嵌入された導線を備える半導体デバイスを製造する方法において、(a)前記半導体デバイス上の予め定められた領域内にある前記絶縁層の少なくとも頂上部分を削去して、前記上部表面内にに連続した溝を形成するステップと、(b)前記溝の内部に少なくとも1つの柱体を形成し、前記柱体が前記上部表面と実質的に同一平面にある頂部表面を有するようにするステップと、(c)前記絶縁層を覆うように導電膜を堆積するステップと、(d)前記導電膜の頂部表面が前記絶縁層の前記上部表面と実質的に同一平面にあるように前記半導体デバイスを研磨して、前記溝の内部に前記嵌入された導線を造り出す研磨ステップとを含み、それによって、前記柱体が前記研磨ステップにおける前記嵌入された導線の損傷を防止する阻止材として作用することを特徴とする嵌入された導線を備える半導体デバイスを製造する方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/768

FI (2)：

H01L 21/88 B ,  H01L 21/90 B