Pat

J-GLOBAL ID：200903055627960896

液晶表示装置における薄膜トランジスタの製造方法

Inventor： 和田 保 ,  平野 琢也 ,  甫立 真理 ,  梁井 健一 ,  沖 賢一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1993275730
Publication number (International publication number)：1995131024
Application date： Nov. 04, 1993
Publication date： May. 19, 1995
Summary：

【要約】【目的】液晶表示装置における薄膜トランジスタの製造方法に関し、レジストパターンを形成する電着法を採用してもトランジスタ特性が良くなり、コンタクト層としてソース/ドレイン電極に不純物含有半導体を選択成長すること。【構成】金属膜3及び透明導電膜2を連続的にパターニングして、画素電極7と、画素電極7に繋がるソース電極6と、ドレインバスライン5と、ドレインバスライン5から突出してソース電極6に近づくドレイン電極4とを同時に形成し、基板1を電着レジスト溶液中に浸漬し、ドレインバスライン5とドレイン電極4にのみ通電してドレインバスライン5とドレイン電極4をレジスト8で覆うとともにレジスト8をその周辺まで広げてソース電極6を覆い、レジスト8に覆われない画素電極7の上層にある金属膜3を選択的に除去し、金属膜3をドレインバスライン5、ドレイン電極4及びソース電極6に残存することを含む。

Claim (excerpt)：

基板(1)の上に透明導電膜(2)を形成し、該透明導電膜(2)の上に金属膜(3)を形成する工程と、前記金属膜(3)及び前記透明導電膜(2)を連続的にパターニングすることにより、画素電極(7)、該画素電極(7)に繋がるソース電極(6)、ドレインバスライン(5)、および該ドレインバスライン(5)から突出して該ソース電極(6)に近づくドレイン電極(4)を同時に形成する工程と、前記基板(1)を電着レジスト溶液中に浸漬し、前記ドレインバスライン(5)と前記ドレイン電極(4)にのみ通電し、前記ドレインバスライン(5)と前記ドレイン電極(4)をレジスト(8)で覆うとともに、該レジスト(8)をその周辺まで広げて前記ソース電極(6)を覆う工程と、前記レジスト(8)に覆われない画素電極(7)の上層にある前記金属膜(3)を選択的に除去し、前記金属膜(3)を前記ドレインバスライン(5)、前記ドレイン電極(4)及び前記ソース電極(6)に残存する工程とを有することを特徴とする液晶表示装置における薄膜トランジスタの製造方法。

IPC (4)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 29/40