Pat
J-GLOBAL ID：200903055803297139

半導体装置の製造方法

Inventor：
糟谷 良和

About 糟谷 良和


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (1)： 井上 一 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999204720
Publication number (International publication number)：2000133712
Application date： Jul. 19, 1999
Publication date： May. 12, 2000
Summary：
【要約】【課題】 プラグの上方における配線層上部において、窪みの発生を抑えることができる、半導体装置の製造方法を提供する。【解決手段】 半導体装置の製造方法は、以下の工程(a)〜(e)を含む。(a)不純物拡散層34を形成する工程;(b)不純物拡散層34の上に、スルーホール42を有する層間絶縁層40を形成する工程;(c)スルーホール42内にプラグ50を形成する工程;(d)プラグ50および層間絶縁層40の上に、下地層62を形成する工程および(e)下地層62の上に、アルミニウム層64を形成する工程であって、アルミニウム層64は、基板の温度が250°C以上で、かつ、減圧下で形成される工程。
Claim (excerpt)：
以下の工程(a)〜(e)を含む、半導体装置の製造方法。(a)導電層を形成する工程、(b)前記導電層の上に、スルーホールを有する層間絶縁層を形成する工程、(c)前記スルーホール内にプラグを形成する工程、(d)前記プラグおよび前記層間絶縁層の上に、下地層を形成する工程および(e)前記下地層の上に、アルミニウム層を形成する工程であって、前記アルミニウム層は、基板の温度が250°C以上で、かつ、減圧下で形成される工程。
IPC (3)：
H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3205
FI (3)：
H01L 21/90 C ,  H01L 21/28 301 R ,  H01L 21/88 N
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM