Pat

J-GLOBAL ID：200903055821530100

Dフリツプフロツプ回路

Inventor： 生田 英二 ,  豊岡 有
Applicant, Patent owner： シヤープ株式会社
Agent (1)： 川口 義雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991271238
Publication number (International publication number)：1993110391
Application date： Oct. 18, 1991
Publication date： Apr. 30, 1993
Summary：

【要約】【目的】 クロックのスキューにかかわらず、信号を確実にラッチするシフトレジスタを構成するためのDフリップフロップ回路を提供する。【構成】 クロックCKがローレベルのときスイッチSW1が導通し、入力信号Dはインバータ3,4からなるラッチ回路にラッチされる。クロックCKがハイレベルになるとスイッチSW2が導通し、インバータ3の出力は、インバータ7,8からなるラッチ回路にラッチされる。インバータ7の出力は、抵抗Rを介してインバータ9に供給されて反転され、更にインバータ10により反転されて外部に出力される。インバータ9の入力信号は、抵抗R及びインバータ9の入力部の容量の作用により、インバータ12から出力されるクロックから十分に遅延されるので、上記Dフリップフロップ回路を多数接続して構成したシフトレジスタにおいては、クロックのスキューによるラッチミスが発生しない。

Claim (excerpt)：

クロックに同期して入力信号をラッチするマスタ部と、前記クロックに同期して前記マスタ部の出力信号をラッチするスレーブ部と、前記スレーブ部の出力信号を遅延させるための抵抗成分を有する素子とを備えたことを特徴とするDフリップフロップ回路。

IPC (2)：

H03K 3/356 ,  H03K 3/037