Pat

J-GLOBAL ID：200903055824367889

磁気ランダム・アクセス・メモリの製造方法

Inventor： マーク・デュラム ,  グロリア・ケルスツィコウスキー ,  ジョン・エム・スローター ,  ユージーン・チェン ,  サイエド・エヌ・テラニ ,  ケリー・ダブリュー・カイラー ,  エックス・セオドア・ツ
Applicant, Patent owner： モトローラ・インコーポレイテッド
Agent (1)： 大貫 進介 (外1名)
Gazette classification：公表公報
Application number (International application number)：2000590173
Publication number (International publication number)：2002533916
Application date： Dec. 13, 1999
Publication date： Oct. 08, 2002
Summary：

【要約】磁気抵抗ランダム・アクセス・メモリ(MRAM)のための改善された新規の作成方法が提供される。MRAM装置は、メモリ要素と、メモリ要素を管理する回路構成とを有する。この回路構成は、基板(11)上に集積されるトランジスタ(12a),デジット線(29)などを備える。回路構成が、まずCMOSプロセス下で作成され、次に磁気メモリ要素(53,54)が作成される。回路上に誘電層(40,41)がデポジションされ、誘電層内にトレンチ(42,43)が形成される。磁気層(48,49)と磁気層に挟まれる非磁気層(50)とを備えるブランケット層(46)が誘電層(41)上とトレンチ内とにデポジションされる。次にトレンチ外のブランケット層が除去され、トレンチ内にMRAM要素(53,54)が形成される。

Claim (excerpt)：

磁気メモリ・セルと前記磁気メモリ・セルの動作を制御する回路構成とを有するランダム・アクセス・メモリを作成する方法であって: 前記磁気メモリ・セルおよび前記回路構成が形成される基板を設ける段階; 前記基板上に前記回路構成を形成する段階; 前記回路構成上に誘電層をデポジションする段階; 前記誘電層内にトレンチを形成する段階;および 前記回路構成に結合される前記磁気メモリ・セルを形成する段階; によって構成されることを特徴とするランダム・アクセス・メモリを作成する方法。

IPC (5)：

H01L 27/105 ,  G11C 11/14 ,  G11C 11/15 ,  H01F 10/14 ,  H01L 43/08

FI (5)：

G11C 11/14 A ,  G11C 11/15 ,  H01F 10/14 ,  H01L 43/08 Z ,  H01L 27/10 447

F-Term (14)：

5E049AA01 ,  5E049AA07 ,  5E049AC05 ,  5E049BA06 ,  5E049CB02 ,  5E049DB12 ,  5F083FZ10 ,  5F083GA05 ,  5F083GA27 ,  5F083JA36 ,  5F083JA37 ,  5F083MA06 ,  5F083MA19 ,  5F083PR40