Pat
J-GLOBAL ID：200903055841035580

トランジスタ

Inventor：
リチャード エイ.チャップマン

About リチャード エイ.チャップマン


Applicant, Patent owner：
テキサス インスツルメンツ インコーポレイテツド

About テキサス インスツルメンツ インコーポレイテツド


Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992310285
Publication number (International publication number)：1993243568
Application date： Nov. 19, 1992
Publication date： Sep. 21, 1993
Summary：
【要約】【目的】 デバイス作製工程において、良好な品質のゲート酸化物と浅いドーパント分布とを得る。【構成】 半導体層112中に浅いドープ領域125を形成するための方法が開示されている。半導体層113を覆って絶縁層126(例えば、二酸化シリコン)が形成される。次に、絶縁層126を覆って、薄い(例えば、<20nm)アモルファス半導体層127が形成される。次に、薄いアモルファス半導体層127と絶縁層126とを通して半導体層112中へイオンが打ち込まれ、浅いドープ領域125が形成される。浅いドープ領域125は半導体層中へ20ないし50nmの深さの位置に濃度分布のピークを持つ。好適実施例では、浅いドープ領域125はCMOS応用等のための埋め込みチャネルトランジスタ119中に形成される。その他のシステムおよび方法についても開示されている。
Claim (excerpt)：
半導体層中に作製されたトランジスタデバイスであって:第1の伝導形のソースおよびドレインであって、第2の伝導形を含むチャネルによって分離されており、前記チャネル領域が前記第1の伝導形の浅いドープ領域を含んでいるソースおよびドレイン領域、前記チャネル領域を覆う絶縁層、前記チャネル領域を覆う、少なくとも部分的に再結晶化された薄い半導体層、前記再結晶層を覆う多結晶半導体層、を含むトランジスタデバイス。
IPC (3)：
H01L 29/784 ,  H01L 27/092 ,  H01L 21/336
FI (3)：
H01L 29/78 301 G ,  H01L 27/08 321 D ,  H01L 29/78 301 P
Patent cited by the Patent：
Cited by examiner (5)
  • 特開平1-243418
  • 特開昭63-260052
  • 特開平3-218639
Show all

Return to Previous Page

TOP

BOTTOM