Pat

J-GLOBAL ID：200903055929616604

半導体装置およびその製造方法

Inventor： 占部 耕児
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994148068
Publication number (International publication number)：1996018028
Application date： Jun. 29, 1994
Publication date： Jan. 19, 1996
Summary：

【要約】【目的】チタンシリサイド膜を含む配線もしくは電極の信頼性、工程適合性を向上すること。【構成】多結晶シリコン膜203、窒化チタンシリサイド膜204a(バリア層)、チタンシリサイド膜205および窒化チタンシリサイド膜204b(保護層)からなるゲート電極206を形成する。204と205はいずれもチタンシリサイド合金ターゲットを用いたスパッタ法で形成する。

Claim (excerpt)：

半導体基板上の所定の絶縁膜を選択的に被覆するチタンシリサイド膜および前記チタンシリサイド膜に積層された窒化チタンシリサイド膜からなる配線もしくは電極を有することを特徴とする半導体装置。

IPC (4)：

H01L 29/43 ,  H01L 21/28 301 ,  H01L 21/285 ,  H01L 21/768

FI (2)：

H01L 29/46 T ,  H01L 21/90 D