Pat

J-GLOBAL ID：200903055971358399

薄膜半導体装置

Inventor： 猪野 益充
Applicant, Patent owner： ソニー株式会社
Agent (1)： 鈴木 晴敏
Gazette classification：公開公報
Application number (International application number)：1995264995
Publication number (International publication number)：1997090424
Application date： Sep. 19, 1995
Publication date： Apr. 04, 1997
Summary：

【要約】【課題】 薄膜半導体装置に集積形成されるボトムゲート型トランジスタの誤動作及び電流リークを抑制する。【解決手段】 薄膜半導体装置は絶縁基板1上にパタニング形成されたゲート電極2と、このゲート電極2を被覆するゲート絶縁膜3と、非単結晶性の半導体薄膜4とを備えている。半導体薄膜4はゲート電極2との間でボトムゲート型トランジスタ5のチャネル部Chを構成する。ボトムゲート型トランジスタ5は上部絶縁膜6,8により被覆されている。この上部絶縁膜に開口したコンタクトホールを介して画素電極9がトランジスタ5に接続している。上部絶縁膜6,8は画素電極9をチャネル部Chの上から電気的に分離する為に十分な厚みTを有しており、画素電極9側から見たボトムゲート型トランジスタ5の閾値が画素電極9に印加される信号電圧を下回らない様にしている。

Claim (excerpt)：

絶縁基板上にパタニング形成されたゲート電極と、該ゲート電極を被覆するゲート絶縁膜と、非単結晶性の半導体薄膜からなり該ゲート電極との間でボトムゲート型トランジスタのチャネル部を構成する活性層と、該ボトムゲート型トランジスタを被覆する上部絶縁膜と、該上部絶縁膜に開口したコンタクトホールを介して該ボトムゲート型トランジスタに接続する上部電極とを備えた薄膜半導体装置であって、前記上部絶縁膜は該上部電極を該チャネル部の上から電気的に分離する為に十分な厚みを有し、該上部電極側から見たボトムゲート型トランジスタの閾値が該上部電極に印加される電圧を上回る事を特徴とする薄膜半導体装置。

IPC (3)：

G02F 1/136 500 ,  H01L 29/786 ,  H01L 21/336

FI (3)：

G02F 1/136 500 ,  H01L 29/78 612 B ,  H01L 29/78 617 S