Pat
J-GLOBAL ID:200903055991090082

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (3): 伊藤 洋二 ,  三浦 高広 ,  水野 史博
Gazette classification:公開公報
Application number (International application number):2002241859
Publication number (International publication number):2004079955
Application date: Aug. 22, 2002
Publication date: Mar. 11, 2004
Summary:
【課題】オン抵抗の上昇を抑制しつつ、ゲート信頼性を向上させることができる半導体装置及びその製造方法を提供する。【解決手段】表面が(100)面であるシリコン基板を用い、セル領域では、結晶面方位(100)面に沿ってトレンチ5を形成する。一方、ゲート引き出し配線領域では、結晶面方位(110)面に沿ってトレンチ14を形成する。そして、酸化速度の面方位依存性が現れるように、例えば、850°C〜1000°C程度の低温にて、トレンチ5、14の表面を熱酸化する。これにより、セル領域よりもゲート引き出し配線領域の方がゲート酸化膜が厚い構造とすることができる。したがって、セル領域におけるゲート酸化膜を、従来の構造と同様な膜厚としたまま、ゲート引き出し配線領域におけるゲート酸化膜の膜厚を厚くすることができる。【選択図】 図1
Claim (excerpt):
半導体基板(4)に形成され、トランジスタとして機能するセル領域と、 前記半導体基板上にて、ゲート引き出し配線(18)が形成されているゲート引き出し配線領域とを備え、 前記セル領域から前記ゲート引き出し配線領域に渡って形成されたトレンチ(5、14、31、61、63)と、該トレンチ(5、14、31、61、63)の内壁上に熱酸化により形成された酸化膜(9、15、71)と、少なくとも該酸化膜(9、15、71)を介して該トレンチ(5、14、31、61、63)内に配置されたゲート電極(10、16)とを有する半導体装置において、 前記ゲート引き出し配線領域における前記トレンチ(14、63)の主たる側壁面は、前記セル領域における前記トレンチ(5、31、61)の主たる側壁面よりも、熱酸化により側壁面上に酸化膜を形成したとき、酸化膜の形成速度が大きい結晶面とされており、 前記ゲート引き出し配線領域における前記酸化膜(15)は、前記セル領域における前記酸化膜(9、71)よりも厚い膜厚を有していることを特徴とする半導体装置。
IPC (1):
H01L29/78
FI (5):
H01L29/78 652T ,  H01L29/78 652F ,  H01L29/78 652K ,  H01L29/78 652N ,  H01L29/78 653A
Patent cited by the Patent:
Cited by examiner (1)

Return to Previous Page