Pat
J-GLOBAL ID：200903056094187827

不揮発性半導体記憶装置

Inventor：
丸山 徹

About 丸山 徹

, 
白田 理一郎

About 白田 理一郎


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998113413
Publication number (International publication number)：1999054732
Application date： Apr. 23, 1998
Publication date： Feb. 26, 1999
Summary：
【要約】【課題】本発明は、STI構造を有し、フローティングチャネル書き込み方式により、2値以上のデータの電気的書き換えが可能なメモリセルを用いたNANDセル型のEEPROMにおいて、ビットコストを増大させることなく、誤書き込み特性の悪化を防止できるようにすることを最も主要な特徴とする。【解決手段】たとえば、Si基板11の表面に、トンネル酸化膜12を介して、複数の浮遊ゲート電極13を形成する。また、浮遊ゲート電極13の相互間に対応する、上記Si基板11の主表面部にそれぞれトレンチ14を設ける。そして、各トレンチ14内に導電性材料を埋め込んで埋め込み電極18を形成し、この埋め込み電極18に外部より低電圧を印加することによって、非選択セルのチャネル部の電位をブートさせることが可能な構成となっている。
Claim (excerpt)：
半導体基板と、この半導体基板の主表面部に設けられた溝内に、絶縁膜を介して、導電性材料を埋め込んでなる埋め込み電極と、この埋め込み電極の形成部を除く、前記半導体基板上にトンネル絶縁膜を介して設けられ、前記半導体基板との間で電荷の授受が行われる複数の浮遊ゲート電極と、この浮遊ゲート電極上に層間絶縁膜を介して設けられた制御ゲート電極とを具備したことを特徴とする不揮発性半導体記憶装置。
IPC (6)：
H01L 27/115 ,  G11C 16/04 ,  G11C 16/02 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (4)：
H01L 27/10 434 ,  G11C 17/00 622 E ,  G11C 17/00 641 ,  H01L 29/78 371
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM