Pat
J-GLOBAL ID：200903056105014075
シンクロナスDRAMの製造方法
Inventor：
,
,
,
,
Applicant, Patent owner：
Agent (1)：
平戸 哲夫
Gazette classification：公開公報
Application number (International application number)：1993313921
Publication number (International publication number)：1995169263
Application date： Dec. 15, 1993
Publication date： Jul. 04, 1995
Summary：
【要約】【目的】SDRAMに関し、逐次ライト動作を行う低速動作品と、2サイクル・プリフェッチ動作を行う高速動作品とを、簡単な方法で作り分けるようにし、生産管理等の利便性の向上を図る。【構成】逐次ライト動作を行う低速動作品を製造する場合には、ボンディング工程において、ボンディング・パッド13とVCC電源端子とをワイヤを介して接続し、動作モード信号N1HとしてHレベルを得るようにし、2サイクル・プリフェッチ動作を行う高速動作品を製造する場合には、ボンディング・パッド13とVCC電源端子とを接続せず、動作モード信号N1HとしてLレベルを得るようにする。
Claim (excerpt)：
ボンディング工程において、所定のパッドと、高電圧側の電源電圧が供給される外部端子とを、接続するか否かにより、動作は低速であるが、逐次ライト動作を行い、ロウアドレスを同一とし、コラムアドレスが連続する2個のアドレスに対する連続した書込みを行うことができるように構成された第1のシンクロナスDRAMと、ロウアドレスを同一とし、コラムアドレスが連続する2個のアドレスに対する連続した書込みを行うことはできないが、2サイクル・プリフェッチ動作を行い、高速動作を行うことができるように構成された第2のシンクロナスDRAMとを、作り分けることを特徴とするシンクロナスDRAMの製造方法。
Patent cited by the Patent：
Return to Previous Page
