Pat
J-GLOBAL ID:200903056106109967

面放電型PDP

Inventor:
Applicant, Patent owner:
Agent (1): 久保 幸雄
Gazette classification:公開公報
Application number (International application number):1996081421
Publication number (International publication number):1997274859
Application date: Apr. 03, 1996
Publication date: Oct. 21, 1997
Summary:
【要約】【課題】表示画面を区画してアドレッシングの高速化を図る場合における部分画面の境界での誤放電を防止することを目的とする。【解決手段】第1の基板11上に第1及び第2のサステイン電極X,Yからなる複数の主電極対が配列され、これら主電極対と交差するように複数のアドレス電極Aが第2の基板21上に配列されており、主電極対とアドレス電極Aとによって表示画面E1に対応した電極マトリクスが構成された面放電型PDPにおいて、個々のアドレス電極Aが、列方向における隣接した主電極対どうしの間の位置を分割位置として、互いに離れた部分アドレス電極A1,A2に分割し、それによって表示画面E1を複数の部分画面E11,E12に区画し、部分アドレス電極どうしの間隔を、隣接する主電極対どうしの間隔よりも実効的に大きくする。
Claim (excerpt):
第1の基板上に、互いに平行な第1及び第2のサステイン電極からなる複数の主電極対が列方向に沿って配列され、これら主電極対と交差するように複数のアドレス電極が前記基板と対向する第2の基板上に行方向に沿って配列されており、前記主電極対と前記アドレス電極とによって表示画面に対応した電極マトリクスが構成された面放電型PDPであって、個々のアドレス電極が、列方向における隣接した主電極対どうしの間の位置を分割位置として、互いに離れた少なくとも2以上の部分アドレス電極に分割され、それによって前記表示画面がアドレス電極の分割数と同数の部分画面に区画されており、部分アドレス電極どうしの間隔が、これら部分アドレス電極の間の前記分割位置を挟んで隣接する主電極対どうしの間隔よりも実効的に大きいことを特徴とする面放電型PDP。
IPC (2):
H01J 11/00 ,  H01J 11/02
FI (2):
H01J 11/00 K ,  H01J 11/02 B
Patent cited by the Patent:
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page