Pat

J-GLOBAL ID：200903056208980263

半導体素子におけるキャパシタ絶縁膜の製造方法

Inventor： 黒木 弘樹 ,  ▲吉▼丸 正樹
Applicant, Patent owner： 宮崎沖電気株式会社 ,  沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1994126423
Publication number (International publication number)：1995335768
Application date： Jun. 08, 1994
Publication date： Dec. 22, 1995
Summary：

【要約】【目的】 本発明は、半導体素子、中でもDRAMなどにおけるキャパシタ絶縁膜として用いられるシリコン窒化膜とシリコン酸化膜との積層構造の製造方法に関するもので、薄膜になるほどシリコン酸化膜形成時、異常酸化がおこることを除去することを目的とするものである。【構成】 前記目的のため本発明は、下部電極2上にシリコン窒化膜3を形成した後、N2 O雰囲気中で急速加熱処理を行ないシリコン酸窒化膜4を形成するようにしたものである。あるいはシリコン窒化膜上にドライO2 による酸化でシリコン酸化膜を形成した後、その上にシリコン酸窒化膜を形成するようにしたものである。

Claim (excerpt)：

半導体素子におけるキャパシタ絶縁膜を形成する方法として、半導体基板上に形成された一電極上に、シリコン窒化膜を形成した後、N2 O雰囲気中で急速加熱処理して、前記シリコン窒化膜上にシリコン酸窒化膜を形成することを特徴とする半導体素子におけるキャパシタ絶縁膜の製造方法。

IPC (5)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 21/318 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 325 J ,  H01L 27/04 C