Pat
J-GLOBAL ID：200903056212255123
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
山本 秀策
Gazette classification：公開公報
Application number (International application number)：1993107065
Publication number (International publication number)：1994317811
Application date： May. 07, 1993
Publication date： Nov. 15, 1994
Summary：
【要約】【目的】 pチャネルTFTおよびnチャネルTFTを備えた半導体装置において、pチャネルTFTの特性を改善することにより、CMOS回路の高性能化および高速化を実現する。【構成】 TFTのチャネル領域となる多結晶シリコン薄膜中の欠陥を低減するために、非単結晶シリコン薄膜4P、4Nを酸化性雰囲気中で熱処理して酸化する。この際、pチャネルTFTを構成する多結晶シリコン薄膜4Pの酸化量を、nチャネルTFTを構成する多結晶シリコン薄膜4Nの酸化量より多くする。
Claim (excerpt)：
絶縁性基板上に、nチャネル薄膜トランジスタおよびpチャネル薄膜トランジスタが形成されてなる半導体装置であって、該pチャネル薄膜トランジスタのチャネル領域および該nチャネル薄膜トランジスタのチャネル領域が、それぞれ絶縁性基板上に形成された非単結晶シリコン薄膜を酸化したものからなり、該pチャネル薄膜トランジスタを構成する非単結晶シリコン薄膜の酸化量が、nチャネル薄膜トランジスタを構成する非単結晶シリコン薄膜の酸化量よりも多くされている半導体装置。
IPC (3)：
G02F 1/136 500
, H01L 27/092
, H01L 29/784
H01L 27/08 321 B
, H01L 29/78 311 C
, H01L 29/78 311 G
