Pat

J-GLOBAL ID：200903056238230277

薄膜トランジスタの形成方法

Inventor： 星野 淳之 ,  渡部 純一 ,  野村 和正 ,  小杉 清久 ,  添田 信一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1992047314
Publication number (International publication number)：1993251701
Application date： Mar. 04, 1992
Publication date： Sep. 28, 1993
Summary：

【要約】【目的】アクティブマトリクス駆動方式の液晶表示パネル等に使用される薄膜トランジスタの形成方法に関し、そのゲート電極の酸化を防止して歩留りの向上とトランジスタ特性の安定化を図ることを目的とする。【構成】ゲート電極Gを構成する膜のうちの一部の層を酸化処理により透明化しない不透明導電材料により形成するか、または、ゲート電極Gの上層部を耐酸性材料により形成している薄膜トランジスタを含み構成する。

Claim (excerpt)：

基板(1)の上に、少なくとも一部の層が酸化により透明化しない不透明導電材よりなるゲート電極(G)を形成する工程と、前記ゲート電極(G)の上に酸化膜(6)を成長してゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に動作半導体層(8)を形成する工程と、前記ゲート電極(G)の上の領域で分離されるソース電極(S)とドレイン電極(D)を前記動作半導体層(8)の上に形成する工程とを有することを特徴とする薄膜トランジスタの形成方法。

IPC (4)：

H01L 29/784 ,  G02F 1/136 500 ,  H01L 21/3205 ,  H01L 27/12

FI (2)：

H01L 29/78 311 G ,  H01L 21/88 D