Pat

J-GLOBAL ID：200903056332742460

電子部品の製造方法

Inventor： 西原 時弘 ,  宮下 勉
Applicant, Patent owner： 富士通株式会社 ,  富士通メディアデバイス株式会社
Agent (1)： 吉田 稔 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001068215
Publication number (International publication number)：2002270410
Application date： Mar. 12, 2001
Publication date： Sep. 20, 2002
Summary：

【要約】【課題】 複数の薄膜層を積層する工程を含む電子部品の製造方法において、それらの薄膜層を、作業効率良く、基板や既に形成された薄膜層を損傷することなく形成できるようにし、また既に形成された薄膜層に対して他の薄膜層を精度良く積層形成する。【解決手段】 基板5とは別体として形成された第1のマスクM5aを用いて基板5上に第1の薄膜60を形成した後、基板5は別体として形成された第2のマスクM5a′(M5a′′)を用いて、第1の薄膜60に少なくとも一部が重なるように基板5上に第2の薄膜61(62)を形成する工程を含む電子部品の製造方法において、第1のマスクM5aは、第1の薄膜60を形成するための貫通孔10Eaと、基板5上にアライメントマーク70を形成するための追加の貫通孔10Ebと、を有しており、第1の薄膜60の形成と同時にアライメントマーク70を形成するようにした。

Claim (excerpt)：

基板とは別体として形成された第1のマスクを用いて上記基板上に第1の薄膜を形成する第1の薄膜形成工程と、上記基板とは別体として形成された第2のマスクを用いて、上記第1の薄膜に少なくとも一部が重なるように上記基板上に第2の薄膜を形成する第2の薄膜形成工程と、を含む電子部品の製造方法であって、上記第2のマスクは、上記基板のアライメントマークに対応した部位に形成されたアライメントマークと、上記第2の薄膜を形成するための貫通孔と、を有しており、上記第2の薄膜形成工程は、上記基板のアライメントマークと上記第2のマスクのアライメントマークとを一致させ、上記基板に対して上記第2のマスクの位置決めする第1ステップと、上記基板に対して上記第2のマスクを固定する第2ステップと、上記第2のマスクの貫通孔を介して上記基板に薄膜材料を供給して、上記基板上に上記第2の薄膜を形成する第3ステップと、を含んでいることを特徴とする、電子部品の製造方法。

IPC (4)：

H01C 17/06 ,  G03F 7/20 501 ,  H01G 4/33 ,  H01L 41/22

FI (4)：

H01C 17/06 N ,  G03F 7/20 501 ,  H01G 4/06 102 ,  H01L 41/22 Z

F-Term (18)：

2H097KA02 ,  2H097KA12 ,  2H097KA26 ,  2H097KA28 ,  2H097LA20 ,  5E032BA11 ,  5E032BB01 ,  5E032BB13 ,  5E032CB01 ,  5E032CC10 ,  5E082AB03 ,  5E082BC40 ,  5E082EE05 ,  5E082FG03 ,  5E082KK01 ,  5E082MM13 ,  5E082MM21 ,  5E082MM26