Pat

J-GLOBAL ID：200903056348372662

範囲指定可能なキャッシュ一致保証機能を有するマルチプロセッサシステム

Inventor： 森岡 道雄 ,  黒沢 憲一 ,  中三川 哲明 ,  石川 佐孝
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993058332
Publication number (International publication number)：1994274461
Application date： Mar. 18, 1993
Publication date： Sep. 30, 1994
Summary：

【要約】【目的】大規模なマルチプロセッサシステムにおいて、高速でかつプロセッサ間の通信量を低減可能なキャッシュ一致保証を行い得るシステムの提供にある。【構成】プロセッサ200に内蔵されるアドレス変換バッファ220にキャッシュ一致保証の範囲を指定できる属性情報223を保持し、プロセッサーメモリインターフェース装置300内に、キャッシュ一致保証属性情報223に応じて、クラスタ100内でのみキャッシュ一致保証すれば良いのか、システム内の全キャッシュメモリ240を対象にキャッシュ一致保証すべきかを判定するキャッシュ一致保証制御機構310を設けた。【効果】データの特徴に合わせて、キャッシュ一致保証すべき範囲を限定することができ、キャッシュ一致保証制御の遅延を大幅に改善できる。また、メモリ読みだし/書き込みごとにシステム内の全てのプロセッサにブロードキャストする必要がなく、プロセッサ間の通信量を大幅に低減することが可能になる。

Claim (excerpt)：

キャッシュメモリ及びアドレス変換バッファを有する少なくとも2以上のプロセッサと、ローカル共有メモリと、前記2以上のプロセッサとローカル共有メモリとに接続され前記プロセッサからのローカル共有メモリへのアクセスを制御するメモリインタフェース装置を有するクラスタをバスを介して複数接続し、前記クラスタ内のプロセッサからのグローバル共有メモリへのアクセスを制御するシステム制御装置を備えたマルチプロセッサシステムにおいて、前記プロセッサからのアクセスに対し、クラスタ内のキャッシュメモリのみを対象として一致保証すべきか、又はシステム内の全てのキャッシュメモリを対象として一致保証すべきかを識別する範囲属性情報を前記アドレス変換バッファに保持することを特徴とするマルチプロセッサシステム。

IPC (2)：

G06F 15/16 320 ,  G06F 12/08 310