Pat

J-GLOBAL ID：200903056385265981

半導体装置の製造方法

Inventor： 纐纈 雅弥
Applicant, Patent owner： 富士通株式会社
Agent (1)： 眞鍋 潔 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999355297
Publication number (International publication number)：2001176868
Application date： Dec. 15, 1999
Publication date： Jun. 29, 2001
Summary：

【要約】【課題】 半導体装置の製造方法に関し、TEOS-O3 系ガスをソース・ガスとして絶縁膜を形成する場合、部分的な未成長を抑制し安定な膜を成膜できるようにして、信頼性が高い半導体装置を実現しようとする。【解決手段】 テトラエチルオキシシラン-オゾン系絶縁膜を成膜する前にオゾン雰囲気中に於いて300〔°C〕〜400〔°C〕で溶解し部分的に前記テトラエチル・オキシシリケート-オゾン系絶縁膜を未成長にする原因物質(例えば、KClO3 など)を生成する汚染物質(例えばKClなど)をH2 O2 +NH4 OHなどを用いて予め除去する前処理を行なう工程が含まれている。

Claim (excerpt)：

テトラエチルオキシシラン-オゾン系絶縁膜を成膜する前にオゾン雰囲気中に於いて300〔°C〕〜400〔°C〕で溶解し部分的に前記テトラエチルオキシシラン-オゾン系絶縁膜を未成長にする原因物質を生成する汚染物質を予め除去する前処理を行なう工程が含まれてなることを特徴とする半導体装置の製造方法。

F-Term (7)：

5F058BA20 ,  5F058BC02 ,  5F058BE10 ,  5F058BF02 ,  5F058BF25 ,  5F058BF29 ,  5F058BF36