Pat

J-GLOBAL ID：200903056458904821

相補型半導体装置及びその製造方法

Inventor： 木村 雅俊 ,  五十嵐 元繁
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 曾我 道照 (外6名)
Gazette classification：公開公報
Application number (International application number)：1994024447
Publication number (International publication number)：1995235606
Application date： Feb. 22, 1994
Publication date： Sep. 05, 1995
Summary：

【要約】【目的】 p+拡散層、n+拡散層の両方についてシリサイド層-拡散層の抵抗を小さくし、高速動作可能な半導体装置を得る。【構成】 Pチャネルトランジスタのp+拡散層5の第1のシリサイド層13をある金属材料(Ni)を用いて形成(NiSi)するとともに、Nチャネルトランジスタのn+拡散層6の第2のシリサイド層14を上記金属材料と異なる金属材料(Mo)を用いて形成(MoSi2)する。NiSiは正孔に対するショットキバリアハイトが最小になり、MoSi2は電子に対するショットキバリアハイトが最小になるから、それぞれの拡散層とシリサイド層との抵抗は最小になる。

Claim (excerpt)：

半導体基板上の第1導電型の第1の半導体領域に形成された第2導電型の第1の不純物拡散層と、上記第1の不純物拡散層に第1の金属を用いて形成された第1のシリサイド層と、上記第1の不純物拡散層の間に形成された第1のゲート電極とからなる第1のトランジスタと、上記半導体基板上の第2導電型の第2の半導体領域に形成された第1導電型の第2の不純物拡散層と、上記第2の不純物拡散層に第2の金属を用いて形成された第2のシリサイド層と、上記第2の不純物拡散層の間に形成された第2のゲート電極とからなる第2のトランジスタとを備える相補型半導体装置。

IPC (5)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 301 ,  H01L 29/78 ,  H01L 21/336

FI (3)：

H01L 27/08 321 F ,  H01L 27/08 321 E ,  H01L 29/78 301 P