Pat
J-GLOBAL ID:200903056474389643
半導体装置及びその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
高田 守 (外1名)
Gazette classification:公開公報
Application number (International application number):1991287614
Publication number (International publication number):1993129536
Application date: Nov. 01, 1991
Publication date: May. 25, 1993
Summary:
【要約】【目的】 同一半導体基板上に複数の素子を形成し、それぞれの素子に適した絶縁膜の形成深さの異なるSOI構造を採用するときの欠陥発生を回避する。【構成】 シリコン基板1中にバイポーラ型素子形成領域DBでは表面から深い位置に絶縁層2aを形成する。MOS型素子形成領域DMでは浅い位置に絶縁層2bを形成する。シリコン基板1中に酸素イオンを注入した後、絶縁層2a,2bを形成するための熱処理を行なう前に両領域DB,DMの周囲に注入した酸素イオンの位置より深い溝を形成しておき、熱処理により酸化膜絶縁層2a、2bを形成した後に溝を充填して分離領域を形成する。【効果】 絶縁層2a、2b形成時における体積膨張による応力や結晶欠陥の発生を抑えることができ、応力や結晶欠陥の発生に伴う素子の特性劣化を防止することができる。
Claim (excerpt):
半導体基体の一方主面から所定深さの一部の領域に埋設絶縁層を形成したSOI構造を有する半導体装置の製造方法であって、前記半導体基体の前記埋設絶縁層を形成すべき領域にイオン注入する工程と、前記半導体基体の前記イオン注入した領域の周囲に前記半導体基体の一方主面から前記イオン注入した領域より深く溝を掘って溝型分離領域を形成する工程と、前記溝型分離領域を形成した後、前記半導体基体に熱処理を施して前記注入したイオンにより前記埋設絶縁層を形成する工程と、を備えた半導体装置の製造方法。
IPC (2):
H01L 27/08 331
, H01L 27/12
Return to Previous Page